Laut Nikkei China Network am 20. April hat sich TSMC, das weltweit größte Halbleiter-Gelieferunternehmen, dem japanischen nationalen Projekt "Advanced Semiconductor Manufacturing Plan Development" angeschlossen.

Japan hat das Projekt offiziell im Jahr 2021 gestartet, mit dem Ziel, die Halbleiterfertigungstechnologie in Japan zu behalten. Mit der Beteiligung des japanischen Instituts für industrielle und technologische Integration, der East Electric Electronics, Canon, des japanischen 3DIC Forschungs- und Entwicklungszentrums von TSMC und des Forschungsportfolios für Front-End-Systeme und anderen Institutionen wird das Projekt voraussichtlich in fünf Jahren 76 Milliarden Yen bereitstellen. Der Forschungsstandort TSMC in Japan, das „TSMC Japan 3DIC Research Center“, plant, gemeinsam mit Japan die 3D-Prozesstechnologie „3DIC“ in der Halbleiterfertigung zu entwickeln.

Es wird berichtet, dass das Projekt Teil der Tätigkeit ist, die von der japanischen Agentur für integrierte Technologieentwicklung der neuen Energiewirtschaft (NEDO) im Jahr 2019 begonnen hat. Das Projekt basiert auf dem Forschungsinstitut für industrielle Technologie mit modernsten Reinräumen, das sich in Tsukuba, Tsescheng, befindet, wo Unternehmen und Universitäten die Herstellungstechnologie für logische Halbleiter entwickeln.

Der Halbleiterherstellungsprozess ist in "Vorprozess" und "Postprozess" unterteilt, der ehemalige bezieht sich auf die Verwendung von Belichtungsgeräten und anderen Schaltkreisen auf dem Siliziumsubstrat, der letztere bezieht sich auf den Prozess der Montage nach der Teilung. Das Projekt richtet auch Forschungsthemen nach diesen beiden Prozessen, wobei das gemeinsame Schlüsselwort "3D" ist.

Konkret konzentriert sich das Projekt auf die Entwicklung der fortschrittlichsten Komponententechnologie, die als "Nanoplatte" bezeichnet wird, und es wird vermutet, dass 3D-Nanoplatform nach 2025 Mainstream wird. Im Nachprozess wird das Projekt die Technologie für vertikal gestapelte Schaltungen etablieren. Es ist wichtig zu beachten, dass die 3D-Integration eine leistungsstarke Technologie ist, die die Grenzen des Mooreschen Gesetzes überwindet. Fortgeschrittene Verpackungen haben in letzter Zeit viel Aufmerksamkeit geschenkt, insbesondere die Silizium-Through-Technologie, die 3D-Integration wird die Chips vertikal gestapelt, die Verwendung fortschrittlicher Verpackungstechnologien wie Wafer-Ebene-Verpackung und Silizium-Through-Loch, um die Leistung zu verbessern.